verilog 单端口同步 RAM
例子
具有一个地址的简单单端口RAM，用于读/写操作。
module ram_single #(
parameter DATA_WIDTH=8, //数据总线宽度
parameter ADDR_WIDTH=8 //地址总线的宽度
)(
input [(DATA_WIDTH-1):0] data, //要写入的数据
input [(ADDR_WIDTH-1):0] addr, //写/读操作地址
input we, //写使能信号
input clk, //时钟信号
output [(DATA_WIDTH-1):0] q //读取数据
);
reg [DATA_WIDTH-1:0] ram [2**ADDR_WIDTH-1:0];
reg [ADDR_WIDTH-1:0] addr_r;
always @(posedge clk) begin //WRITE
if (we) begin
ram[addr] <= data;
end
addr_r <= addr;
end
assign q = ram[addr_r]; //READ
endmodule
热门推荐
10 新人红包祝福语简短精辟
11 幼师给毕业祝福语简短
12 生日高考祝福语妹妹简短
13 下飞机祝福语简短英文
14 元宵发客户祝福语简短
15 爸妈金婚文案祝福语简短
16 新郎朋友红包祝福语简短
17 虎年五一祝福语大全简短
18 出阁宴祝福语姐姐简短