verilog 单端口同步 RAM
例子
具有一个地址的简单单端口RAM，用于读/写操作。
module ram_single #(
parameter DATA_WIDTH=8, //数据总线宽度
parameter ADDR_WIDTH=8 //地址总线的宽度
)(
input [(DATA_WIDTH-1):0] data, //要写入的数据
input [(ADDR_WIDTH-1):0] addr, //写/读操作地址
input we, //写使能信号
input clk, //时钟信号
output [(DATA_WIDTH-1):0] q //读取数据
);
reg [DATA_WIDTH-1:0] ram [2**ADDR_WIDTH-1:0];
reg [ADDR_WIDTH-1:0] addr_r;
always @(posedge clk) begin //WRITE
if (we) begin
ram[addr] <= data;
end
addr_r <= addr;
end
assign q = ram[addr_r]; //READ
endmodule
热门推荐
10 八一幼儿祝福语大全简短
11 公司乔迁食堂祝福语简短
12 婚礼结束聚餐祝福语简短
13 儿媳买车妈妈祝福语简短
14 毕业送礼老师祝福语简短
15 同事辞职正常祝福语简短
16 恭贺新婚文案祝福语简短
17 金店立秋祝福语简短英文
18 婆婆高寿祝福语大全简短